PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02054371 A

(43) Date of publication of application: 23.02.90

(51) Int. Cl G06F 15/60

(21) Application number: 63205835 (71) Applicant: NEC IC MICROCOMPUT SYST LTD

(22) Date of filing: 18.08.88 (72) Inventor: FUKUDA MACHIKO NAKANISHI KAZUHIKO


(54) REFORMING METHOD FOR LOGIC CIRCUIT

(57) Abstract:

PURPOSE: To reform a logic circuit by producing a warning to urge correction when the number of logical elements and the number of connection terminals exceed each limit value for each hierarchy and performing the correction with the division and mergence carried out among hierarchies of the logic circuit.

CONSTITUTION: The control value is inputted for each hierarchy of a logic circuit, and this logic circuit is designed by means of a CAD. When the design is through with one block of a certain hierarchy, the number of logical elements and the number of connection terminals are calculated for the block. When this calculated value exceeds a limit level, a warning message is outputted to urge the correction. Then a designer merges a range 24 with an outer frame 22 showing a lower rank hierarchy 23 and performs the reformation to a hierarchy 21 that received a warning.

COPYRIGHT: (C)1990,JPO&Japio



⑱ 日本 国特許庁(JP)

⑩特許出願公開

^図 公 開 特 許 公 報 (A) 平2−54371

Mint Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)2月23日

G 06 F 15/60

360 K

8125-5B

審査請求 未請求 請求項の数 1 (全3頁)

劉発明の名称 論理回路再編成方法

②特 願 昭63-205835

20出 顧 昭63(1988) 8月18日

⑩発 明 者 福 田 特 子 東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

⑫発 明 者 中 西 一 彦 東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

東京都港区芝5丁目7番15号

勿出 顋 人 日本電気アイシーマイ

コンシステム株式会社

四代 理 人 弁理士 内 原 晋

明 納 本

発明の名称

論理回路再編成方法

特許請求の範囲

CADによる論理回路の設計において、設計を 治理回路が各階層ごとも論理を を接続である。 を対した。 をが越えない。 が越えない。 を対した。 を対した。 を対した。 を対した。 をが越えない。 を対した。 が越えない。 を対した。 を対し、 を対し、 を対し、 を対し、 を対した。 をがした。 をがした。 を対した。 をがした。 をがし、 をがした。 をがした。 をがした。 をがした。 をがした。 をがした。 をがした。 をがした。

発明の詳細な説明

〔産業上の利用分野〕

、本発明は論理回路再編成方法、特にCADによる論理回路設計において、論理回路を併合および

分割するときに用いる論理回路再編成方法に関する。

〔従来の技術〕

〔発明が解決しようとする課題〕

上述した従来の論理回路再編成方法は、各階層毎の論理素子数や接続場子数の検査を目視か別のシステムで実行しなければならないことと、階層を越えての回路の修正を該当する階層とその上位あるいは下位の階層との双方で行なわなければならないこととのために、論理回路設計が繁雑で数

計期間が長くなるという欠点がある。

本発明の目的は、各階層ごとの論理素子数および接続端子数を自動的に算出し、制限値を越えたときには設計者に警告して修正を促し、制限値を越えた論理回路を修正すれば、その上位または下位の回路が自動的に分割または併される論理回路再編成方法を提供することにある。

〔課題を解決するための手段〕

本発明の論理回路再編成方法は、CADEはある 論理回路の設計において、設計した論理子数とと を開展ごとに論理素を数とを表現の がありませる。 を受けたときを受けたときを受けたときに、 を受けたときを表示した論理回路に指定である。 を受けたときを表示した論理回路にがが起これを を受けたときを表示した。 を受けたときを表示した。 を受けたときを表示した。 を受けたときを表示した。 を受けたときを表示した。 を受けたときを表示した。 を受けたときを表示した。 をできるでは、がは、ののののでは、でき、 をできるでは、できるでは、できるでは、でき、 をできることにより構成される。

(実施例)

次に、本発明の実施例について図面を参照して

のフローで警告を受けた論理回路を表示する階を図示すな修正の部分を受けたの修正を図示けたに、というとには修正を図がられば、というとは、上位の階を広げたののでであれば、というというというでは、ステークのでは、ステークのでは、ステークでは、ステー

第2図は本発明の適用例を示す回路図である。 第2図(a)は本発明による処理官の回路図であり、設計者が制限値を超えて警告を受けた階層 21に対して、下位の階層23を示す外枠22に 説明する.

第1図は本発明の一実施例のフロー図で、第1 図(a)は全体の構成を示していて、論理回路の 階層ごとの論理素子数および接続端子数の算出を 行ない検証するステップ①と、次いで検証の結果 により修正した論理回路を再編成するステップ② とから構成される。第1図(b)および(c)は よれぞれ第1図(a)のステップ①およびステッ プロのフローを示している。第1図(b)のフロ ーでは、先ず論理回路の階層ごとの制御値を入力 する(ステップ⑪)。次いで従来のCADを用い た手法により論理回路の設計を行なう(ステップ (2) 。或る階層に属する1つのブロックの設計が 終了すると、そのブロックでの論理素子数および 接続嫡子の算出を行なう(ステップ®)。次いで この算出値が制限値を越えていないかを調べ(ス テップ個)、制限値内にあればステップ型に戻っ て別のブロックの設計を行なうが、解限値を越え ていれば警告メッセージを出力する(ステップ 6) . 第1図(c)のフローでは、第1図(b)

範囲 2 4 を併合して広げる指示を与えている状態を示している。第 2 図(b)は本発明による処理後の回路図で、上記の指定により自動的に再編成され、制限内に収った階層 2 5 と広くなった下位の階層 2 7 の外枠 2 6 とが示されている。

〔発明の効果〕

以上説明したように本発明は、CADによる論理回路の設計において、各階層に収容し得る論理素子数や接続端子数が制限値を越えたときに、直ちに警告が発せられ、設計者は表示させた論理回路の階間の分割あるいは併合を行なって再編成ができるので、設計期間の短縮および作業の省力化ができる効果がある。

図面の簡単な説明

第1 図(a),(b)および(c)は本発明の一実施例のフロー図、第2 図(a)および(b)は本発明の適用例を示す回路図である。

21…警告を受けた階層、22…下位の階層の

特開平2-54371(3)

外枠、23…下位の階層、24…下位の階層を広げる範囲の指示、25…制限内に収まった階層、26…広くなった下位の階層の外枠、27…広くなった下位の階層。

代理人 弁理士 内 原 習

